#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出顧公開番号

## 特開平8-18018

(43)公開日 平成8年(1996)1月19日


(51) Int.CL°	識別記号 庁	9整理番号 FI		•	ŧ	支術表示	笛所
H01L 27/115	;						
G11C 16/08							
		H01L	27/ 10	434			
		G11C	17/ 00	309	Z		
				510	С		
		審查請求	未請求	請求項の数5	OL	(全 15	頁)
(21) 出願番号	特膜平6-147671	(71)出題人	0000030	)78			
			株式会	比東芝			
(22)出顧日	平成6年(1994)6月29日			泉川崎市幸区堀川	町72番	抽	
		(72)発明者			• •	•	
		1		<b>以前的市本区小</b> 位	的变变的	「1番曲	柣
				東芝研究開発セン			,,-
		(72)発明者				-	
				· 【川崎市幸区小河	前妻多斯	「1番曲	椟
				文芝研究開発セン			,,,
		(72)発明者				•	
				<b>以此時</b> 市幸区小區	市安学的	1 乗抽	姓
:	•			文艺研究開発セン			<b>P</b> /-
		(74)代理人		<b>鈴江 武彦</b>	· / /:	•	
						終質に	<b>**</b>

#### (54) 【発明の名称】 不揮発性半導体記憶装置

#### (57)【要約】

【目的】 書込み確認読出し動作や書込みパルスの立上 げ、立下げ、消去確認読出し動作や消去パルスの立上 げ、立下げを高速化させ、高速書込み、高速消去を可能 としたEEPROMを提供すること。

【構成】 電気的書替え可能な不揮発性メモリセルを用いたEEPROMにおいて、同一チップ上に形成された不揮発性メモリセルのアレイを2つに分割し、分割した各々のサブアレイARY1 、ARYr で、同一ワード線に接続されたメモリセルに対して同時にデータ書込みを行い、かつ一方のサブアレイでデータ書込み確認読出し動作を行うことを特徴とする。



【特許請求の範囲】

【請求項1】同一チップ上に形成された不揮発性メモリセルのアレイを複数に分割し、分割した複数のサブアレイの少なくとも2つで同時にデータ費込み又は消去を行い、かつ任意のサブアレイのデータ費込み又は消去のタイミングに対し、別のサブアレイのデータ事込み又は消去のタイミングをずらすようにしたことを特徴とする不揮発性半導体記憶装置。

【請求項2】同一チップ上に形成された不揮発性メモリセルのアレイを2つに分割し、分割した各々のサブアレイで同時にデータ書込み又は消去を行い、かつ一方のサブアレイのデータ書込み又は消去のタイミングに対し、他方のサブアレイのデータ書込み又は消去のタイミングをずらすようにしたことを特徴とする不揮発性半導体記憶基層

【請求項3】データ書込み又は消去は、データ書込み動作又は消去動作とこれに続く書込み確認読出し動作又は消去確認読出し動作の複数回からなり、任意のサプアレイにデータ書込み動作又は消去動作を行っている間に、別のサプアレイで書込み確認読出し動作又は消去確認読 20 出し動作を行うことを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。

【請求項4】複数のサブアレイはワード線を共有し、異なるサブアレイの同一ワード線に接続されるメモリセル対してデータ書込み又は消去を同時に行うことを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。

【請求項5】アレイを構成する不揮発性半導体メモリセルは、電気的書替え可能な不揮発性メモリセルであって、複数個ずつ直列接続されてNANDセルを構成していることを特徴とする請求項1又は2に記載の不揮発性 30半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的書替え可能な不 揮発性半導体記憶装置に係わり、特にアレイ分割を行っ た不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】書替え可能な不揮発性半導体記憶装置として、従来より、電気的書替えを可能としたEEPRO Mが知られている。なかでも、メモリセルを複数個直列 40 接続してNANDセルブロックを構成するNAND型E EPROMは高集積化ができるものとして注目されている。

【0003】NAND型EEPROMの一つのメモリセルは、半導体基板上に絶縁膜を介して浮遊ゲートと制御ゲートが積層されたFETMOS構造を有し、複数個のメモリセルが隣接するもの同士でソース、ドレインを共用する形で直列接続されてNANDセルを構成する。このようなNANDセルがマトリクス配列されてメモリセルアレイが構成される。

【0004】メモリセルアレイの列方向に並ぶNANDセルの一端側のドレインは、それぞれ選択ゲートトランジスタを介してビット線に共通接続され、他端側ソースはやはり選択ゲートトランジスタを介して共通ソース線に接続されている。メモリトランジスタの制御ゲート及び選択ゲートトランジスタのゲート電極は、メモリセルアレイの行方向にそれぞれ制御ゲート線(ワード線)、選択ゲート線として共通接続される。

【0005】このNAND型EEPROMの動作は次の通りである。データ書込みは、ビット線から遠い方のメモリセルから順に行われる。トランジスタがnチャネルの場合を説明すれば、選択されたメモリセルの制御ゲートには高電位(例えば20V)が印加され、これよりビット線側にある非選択のメモリセルの制御ゲート及び選択ゲートトランジスタのゲートには中間電位(例えば10V)が印加される。ピット線には、データに応じて0V(例えば"1"データと定義される)、又は中間電位(例えば"0"データと定義される)が印加される。このときビット線の電位は、選択ゲートトランジスタ及び非選択メモリセルを通して選択メモリセルのドレインまで伝達される。

【0006】 書込むべきデータがあるとき ("1"データのとき)は、選択メモリセルのゲート・ドレイン間或いはゲート・基板間に高電界がかかり、基板から浮遊ゲートに電子がトンネル注入される。これにより、選択メモリセルのしきい値は正方向に移動する。書込むべきデータがないとき ("0"データのとき)は、しきい値変化はない。

【0007】データ消去の際は、p型基板(ウェル構造) の場合はn型基板及びこれに形成されたp型ウェル)に 高電位が印加され、全てのメモリセルの制御ゲート及び 選択ゲートトランジスタのゲートが0Vとされる。これにより、全てのメモリセルにおいて浮遊ゲートの電子が 基板に放出され、しきい値が負方向に移動する。

【0008】データ競出しの際は、選択ゲートトランジスタ及び選択メモリセルよりピット線側の非選択メモリセルがオンとされ、選択メモリセルのゲートに0Vが与えられる。この時にピット線に流れる電流を読むことにより、"0","1"のデータの判別がなされる。

【0009】このような従来のNAND型EEPRPMでは、通常、書込み動作及び消去動作の後に書込み確認 読出し動作及び消去確認読出し動作という、いわゆるベリファイ動作がそれぞれ行われる。例えば、16MピットNAND型EEPRPMの書込み動作の場合、複数回の書込みパルスを選択メモリセルの制御ゲートに入力し、各書込みパルス毎に書込み確認読出し動作を行っている。

【0010】具体的には、前述したように書込み動作時には、高電位(例えば20V)及び中間電位(例えば10V)が必要であり、それらをチップ内の昇圧回路で発

生させるが、その高電位及び中間電位のパルスの立上 げ、立下げに  $25 \mu$  s かかる。また、 む込み動作時に選択メモリセルのしきい値電圧は正方向に移動するが、しきい値電圧が目標の電圧領域内に入ったか否かの判定、即ち哲込み確認読出し動作を行うためには、ビット線の予備充電から始まり、制御ゲート線の選択、センスアンプ動作と、ランダム読出し動作と等価な一連の読出し動作が必要であり、これに要する時間が  $25 \mu$  s かかる。 【0011】そして、 む込みパルスの時間幅が  $20 \mu$  s に設定され、 6回のパルスで書込みが行われた場合、 そ 10 れに必要な時間は、

 $(25+20+25) \times 6 = 420 \mu s$ 

となる。従って、全書込み時間の $71\%0300\mu$ sは、高電位及び中間電位の立上げ、立下げと書込み確認 読出し動作に費やされ、残りの僅か $29\%0120\mu$ sが実際の書込みパルスの合計時間となる。また、16MピットNAND型EEPROMの消去動作の場合もやはり、大半を消去パルスの発生及び消去確認読出し動作に 費やされる。

【0012】例えば、多数プロック消去(マルチプロッククイレーズ)の際、1プロック、即ち1NANDプロック512バイト(4Kbit)を最小単位とし、最大512バイトNANDプロックの同時消去が行われる。この消去確認読出し動作は、消去後の選択メモリセルのしきい値電圧は負方向に移動するため、しきい値電圧が目標の負電圧領域内に入ったか否かの判定に関して、書込み確認読出し動作よりも短時間に行える。それは、消去後のしきい値電圧が0V以下になったか否かの判定の方が、書込み後のしきい値電圧が例えば0.5Vから3Vの範囲内に入ったか否かの判定よりもメモリセル電流が30大きくなり、それだけ予備充電したビット線を高速に放電できるためである。

【0013】しかしながら、消去確認読出し動作においても、最初ピット線の予備充電が必要であり、次に消去されたNANDブロック内の制御ゲート線を選択し、センスアンプを動作させる。各消去されたNANDブロック内では、制御ゲート線を全て選択するという点で通常のランダム読出し動作と異なるが、この消去確認読出し動作は、ランダム読出し動作とほぼ等価であり、1NANDブロックの消去確認読出し動作に約15μs費やされる。

【0014】従って、512NANDプロック全てのマルチプロックイレーズに必要な時間は、512NANDアドレスのロードに200ns×512、消去パルスの立上げ、立下げに200 $\mu$ s、消去パルスの時間幅に3ms、消去確認読出し動作に15 $\mu$ s×512で、合計で約8msとなり、その63%の5msが実際の消去動作以外の消去確認読出し動作に費やされる。

【0015】このような書込み確認読出し動作及び消去確認読出し動作は、NAND型EEPROMに限らず、

従来のNOR型EEPROMでも行われている必要不可欠な動作モードである。そして、街込み確認読出し動作や街込みパルスの立上げ、立下げが全街込み時間に占める割合、消去確認読出し動作や消去パルスの立上げ、立下げが全消去時間に占める割合が非常に大きく、これによって、街込み時間及び消去時間が長くなることがNAND型EEPROMのみならずNOR型EEPROMにおいても問題になっている。

【0016】また、書込み確認読出し動作や書込みパルスの立上げ、立下げが、全書込み時間に占める割合、消去確認読出し動作や消去パルスの立上げ、立下げが全消去時間に占める割合は、NAND型EEPROM及びNOR型EEPROMが大容量化する程より増加していく。それは、大容量化していくに従って制御ゲート線の配線抵抗や容量、さらにビット線の配線抵抗や容量、メモリセルのウェル部の容量が増大するため、制御ゲート線及びビット線の充放電時間が長くなり書込み確認読出し及び消去確認読出しが遅くなるからである。さらに、制御ゲート線、ビット線及びメモリセルのウェル部の容量が増大するため、書込みパルス及び消去パルスの立上げ、立下げの時間が増大するからである。

[0017]

【発明が解決しようとする課題】以上のように従来のNAND型EEPROM及びNOR型EEPROMでは、全書込み時間(又は全消去時間)において、書込み確認読出し動作(又は消去確認読出し動作)や書込みパルス(又は消去パルス)の立上げ、立下げに必要な時間が占める割合が大きくなり、結果として書込み及び消去の高速性が損われるという問題があった。また、この問題は、NAND型EEPROM及びNOR型EEPROMを大容量化する程、より顕著になった。

【0018】本発明は、上記事情を考慮してなされたもので、その目的とするところは、書込み確認読出し動作や書込みパルスの立上げ、立下げ、消去確認読出し動作や消去パルスの立上げ、立下げを高速化させ、結果的に高速書込み、高速消去を可能とした不揮発性半導体記憶装置を提供することにある。

[0019]

【課題を解決するための手段】上記課題を解決するために本発明は、次のような構成を採用している。即ち本発明は、書替え可能な不揮発性メモリセルを用いた不揮発性半導体記憶装置において、同一チップ上に形成された不揮発性メモリセルのアレイを複数に分割し、分割した複数のサブアレイの少なくとも2つで同時にデータ書込み又は消去を行い、かつ任意のサブアレイのデータ書込み又は消去のタイミングに対し、別のサブアレイのデータ書込み又は消去のタイミングをずらすようにしたことを特徴とする。

【0020】ここで、本発明の望ましい実施態様として 50 は、次のものがあげられる。 (1) アレイを2つに分割し、分割した各々のサブアレイで同時にデータ番込み又は消去を行い、かつ一方のサブアレイのデータ番込み又は消去のタイミングに対し、他方のサブアレイのデータ番込み又は消去のタイミングをずらすようにしたこと。

(2) データ書込み又は消去は、データ書込動作み又は消去動作とこれに続く書込み確認読出し動作又は消去確認 読出し動作の複数回からなり、一方のサブアレイにデータ書込み動作又は消去動作を行っている間に、他方のサブアレイで書込み確認読出し動作又は消去確認読出し動 10 作を行うこと。

(3) 一方のサプアレイで最初のデータ書込み動作を開始し、データ書込み動作が終了した後にこれに続く書込み確認読出し動作を開始すると同時に、他方のサプアレイで最初のデータ書込み動作を開始し、データ書込み動作が終了した後にこれに続く書込み確認読出し動作を開始すると同時に、一方のサプアレイで次のデータ書込み動作を開始すること。

(4) 書込み動作又は消去動作に要する時間が書込み確認 読出し動作又は消去確認競出し動作に要する時間よりも 20 長い場合、一方のサブアレイの書込み確認読出し動作の 終了後、他方のサブアレイの書込み動作が終了する間ま で待ち、一方のサブアレイの書込み動作及び他方のサブ アレイの書込み確認読出し動作を同時に開始すること。

- (5) 書込み確認読出し動作又は消去確認読出し動作に要する時間が書込み動作又は消去動作に要する時間よりも長い場合、一方のサブアレイの書込み動作の終了後、他方のサブアレイの書込み確認読出し動作が終了する間まで待ち、一方のサブアレイの書込み確認読出し動作及び他方のサブアレイの書込み動作を同時に開始すること。
- (6) 異なるサブアレイの異なるワード線に接続されるメモリセル対してデータ書込み又は消去を同時に行うこと。
- (7) 複数のサフアレイはワード線を共有し、異なるサブアレイの同一ワード線に接続されるメモリセル対してデータ書込み又は消去を同時に行うこと。
- (8) アレイを構成する不揮発性半導体メモリセルは、電気的書替え可能な不揮発性メモリセルであって、これを複数個ずつ直列接続されてNANDセルを構成していること。

#### [0021]

【作用】本発明によれば、メモリセルアレイを少なくとも2つに分割し、分割したあるサプアレイ内の一部のメモリセルで選択的に書込み動作若しくは消去動作している間に、別のサプアレイの一部のメモリセルで選択的に書込み確認読出し動作若しくは消去確認読出し動作を同時に行い、アレイ分割したことによる制御ゲート線、ビット線の容量及び抵抗の減少と、書込み動作若しくは消去動作と書込み確認読出し動作若しくは消去確認読出し動作を同時に、各サプアレイで交互に行うことにより、

確認読出し動作を含めた合計の書込み、消去時間を短縮 させることができる。

【0022】例えば、 $16MピットNAND型EEPRPMのメモリセルアレイをA、Bの2つに分割し、サブアレイAとサブアレイBとで、書込み動作及び書込み確認読出し動作を同時にかつ交互に行った場合、書込み用の高電位及び中間電位のパルスの立上げ、立下げが<math>12.5\mu$ s、書込み確認読出し動作が $15\mu$ sに短縮される。それは、メモリセルアレイを2分割したことにより、制御ゲートの抵抗及び容量が共に半減したことにより、制御ゲートの抵抗及び容量が共に半減したことによる。【0023】従って、書込みパルスの時間幅が $20\mu$ sに設定され、6回のパルスで書込みが行われた場合、それに必要な時間は、

(12. 5+20+15) ×  $6+15=300 \mu$  s となり、従来よりも大幅に短縮化される。なお、上式の左辺第2項で $15\mu$  s を加えているのは、サプアレイA とサプアレイBとで、書込み動作と書込み確認読出し動作の位相がずれており、6回目の書込み確認読出し動作を最後にサプアレイA若しくはサプアレイBで行うためである。

【0024】また、消去に関しても同様に高速化され、512NANDプロック全てのマルチプロックイレーズに必要な時間は、512NANDアドレスのロードに $200ns\times512$ 、消去パルスの立上げ、立下げに $100\mu s$ 、消去パルスの時間幅に3ms、消去確認読出しに $5\mu s\times512$ で合計で約5.76msとなり、従来よりも大幅に短縮化される。従って本発明によれば、高速の書込み、消去が可能となる。

[0025]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

(実施例 1)図 1 は、本発明の第 1 の実施例に係わる不揮発性半導体記憶装置のブロック構成図である。図 1 において、M111 ~Mmnl , M11r ~Mmnr はメモリセル、LA11~LAnl, LA1r~LAnrはセンスアンプ兼データラッチ回路、R/D1 ~R/Dm はロウデコーダ回路、WL11~WLml, WL1r~WLmrはワード線、ARY1, ARYr はメモリセルアレイを分割してなるサイフアレイである。

【0026】本発明の主旨は、同一チップ上に形成されたメモリセルアレイを少なくとも2つに分割して、サブアレイARYIが書込み動作中にサブアレイARYIが書込み確認読出し動作を行い、サブアレイARYIが書込み確認読出し動作中にサブアレイARYIで書込み動作を行うことである。

【0027】例えば、ワード線WL2Iが選択された場合を考える。この場合、ロウデコーダR/D1~R/Du は入力アドレス及び制御回路によって、ロウデコーダを 50 挟んだ左右のサプアレイARY1, ARY1に関してワ ード線W L 21とW L 2rとを同時に選択することもできるし、ワード線W L 21とW L 2rとを独立に選択することもできる。ここでは、サプアレイARYI内のワード線W L 2rとを同時に選択する場合について説明する。

【0028】まず、ワード線WL21とWL2rを選択するためのロウアドレスが入力される。次いで、書込むべきデータがセンスアンプ兼データラッチ回路にLA11から順次ページロードされていく。そして、ちょうどLAnlまでロードされると、次にワード線WL21が選択され、メモリセルM211~M2nlにピット線BL11~BLnlを介してセンスアンプ兼データラッチ回路LA11~LAnlにロードされたデータが書込まれ始める。

【0029】書込むべきデータは、センスアンプ兼データラッチ回路LAnlにロード後も、引き続きLAlrからLAnrまで、ページロードが行われている。そして、LAnrまでロードされると、ワード線WL2rが選択され、メモリセルM2lr~M2nrにピット線BLlr~BLnrを介して、センスアンプ兼データラッチ回路LAlr~LAnrにロードされたデータが書込まれ始める。

【0030】サブアレイARYrのワード線WL2rに関する書込み動作と時間的に並列して、サブアレイARYlのワード線WL2lに関して、書込み確認読出し動作が行われる。この書込み確認読出し動作は、ワード線WL2lに関して、一定時間の書込みパルス印加後に行われ、書込まれたメモリセルのしきい値電圧が目標の値に達したか否かを判定する。

【0031】この判定には、各々のピット線に設けられたビット毎ベリファイ回路が用いられ、再度書込み必要なメモリセルに接続するピット線のセンスアンプ兼デー30タラッチ回路には、再度書込みが行えるようにデータが格納される。従って、ビット毎ベリファイ回路を用いて、再度書込みが必要なメモリセルに関するセンスアンプ兼データラッチ回路には、それに応じたデータが格納されるという点で、通常の読出し動作とは異なるが、それ以外の動作は通常の読出し動作と全て同じである。

【0032】即ち、ワード線WL2Iに関して、一定時間の書込みパルスを印加後にワード線WL2Iは一時的に非選択状態になり、次にビット線BL11~BLnlが予備充電される。次に再びワード線WL2Iが選択される。しかし、この時選択されたワード線に印加される電圧は書込み時と読出し時とは異なる。そして、メモリセルM211~M2nlのデータがビット線BL11~BLnlに読出され、センスアンプ兼データラッチ回路、及びそれに接続されたビット毎ベリファイ回路により、判定後再度書込みが必要なビットに関しては、そのデータがセンスアンプ兼データラッチ回路LA11~LAnlに格納される。

【0033】以上のような動作がサプアレイARYI内のワード線WL2IとサプアレイARYr内のワード線WL2IとサプアレイARYr内のワード線WL2rとに関して交互に繰り返し行われる。即ち、ワード 50

線WL2rに関して書込み動作が行われている間に、ワード線WL2lに関して書込み確認読出し動作が行われ、その次にワード線WL2lに関して書込み動作が行われている間に、ワード線WL2rに関して書込み確認読出し動作が行われる。そして、選択されたメモリセルM2ll~M2nl及びM2lr~M2nrのうち、書込みが行われるメモリセルのしきい値電圧が全て目標の値に違した時に、全体の書込み動作が終了する。

【0034】この様子を図2に示す。図2(a)は、書10込み動作に要する時間と書込み確認読出し動作(ベリファイ)に要する時間とが等しい場合であり、サブアレイARY1で最初のデータ書込み動作を開始し、データ書込み動作が終了した後にこれに続く書込み確認読出し動作を開始すると同時に、サブアレイARYrでデータ書込み動作を開始すると同時に、サブアレイARY1でデータ書込み動作を開始すると同時に、サブアレイARY1で次のデータ書込み動作を開始する。つまり、サブアレイARY1、ARYrで書込み動作と書込み確認読出し動作とのタイミングが完全に逆になっている。

【0035】図2(b)は、書込み動作に要する時間と書込み確認読出し動作に要する時間とが異なる(例えば、書込み動作時間の方が長い)場合である。この場合、サプアレイARYIでは、書込み確認読出し動作が終了してもサプアレイARYrの書込み動作が終了するまで、次の書込み動作を開始するのを待つ。サプアレイARYrでも同様である。

【0036】このようにすれば、書込み確認読出し動作から次の書込み動作に移るまでの待ち時間が無駄になるが、サブアレイARYI、ARYrが同時に書込み動作となることがない。書込み動作ではワード線の昇圧が必要となり、両方のワード線で同時に昇圧が必要なことは昇圧回路の負担増につながるが、図2(b)のようにすればこの問題を回避することができる。

【0037】書込み動作時間の方が短い場合は、図2 (b)とは逆に、一方の書込み動作が終了しても他方の 書込み確認読出し動作が終了するまで、書込み確認読出 し動作を開始するのを待つようにすればよい。また、昇 圧回路の負担が増えても問題とならない場合には、図2

(c) に示すように待ち時間をなくして、データ書込み をより高速化することができる。

【0038】次に、サプアレイARYIが消去動作中にサプアレイARYrが消去確認読出し動作を行う場合について説明する。図3は、図1に示した不揮発性半導体記憶装置の矢視A-A'断面図である。例えば、n型半導体基板10(n-sub)表面に、サプアレイARYI、ARYr用のp型ウェル11、12(cell p-welli, cell p-wellr)と、メモリセル以外のロウデコーダ、センスアンプ兼データラッチ回路及び周辺回路用のp型ウェル14(周辺p-well)が形成されている場合について説

明する。周辺p型ウェル14内に、周辺回路をCMOSで構成するためのn型ウェル15 (n-well) を設けてもよい。

【0039】また、図4はp型半導体基板を用いた場合の断面図である。p型半導体基板20(p-sub)表面に、サプアレイARY1, ARYr用のn型ウェル21,22(cell n-well, cell n-wellr)と、それぞれのn型ウェル内にp型ウェル23,24(cell p-well l. cell p-wellr)と、メモリセル以外のロウデコーダ、センスアンプ兼データラッチ回路及び周辺回路用の10p型ウェル25(周辺p-well)が形成されている場合について説明する。また、周辺回路をCMOSで構成するためのn型ウェル26(n-well)を設けてもよい。

【0040】このようなp型半導体基板の場合、消去動作時にp型半導体基板20は高電圧にならずに、消去動作を行うサブアレイ間のn型ウェル若しくは22と、p型ウェル23若しくは24が高電圧になる。

【0041】ここでは、サプアレイARY!内のワード線WL(m-1)1とWLml以外のWL11~WL(m-2)1と、サプアレイ内ARYr内のワード線WL(m-1)rとWLmr以 20外のWL1r~WL(m-2)rとに関してプロック消去動作が行われる場合を考える。この場合、まずサプアレイARY!の消去動作から始まり、n型半導体基板10とサプアレイARY!用のp型ウェル11及び消去を行わないメモリセルのワード線、即ちWL(m-1)1とWLmlが高電圧になり、選択ワード線WL11~WL(m-2)1が接地され、メモリセルM111~M(m-2)nlが消去され、それらのしきい値電圧が負方向にシフトする。

【0042】この間は、サプアレイARYrでは、消去 動作をせずに読出し動作が行われていてもよい。サブア レイARY」内の消去動作が始まり、ある特定時間経過 後、サプアレイARY1内では消去確認読出し動作が行 われる。即ち、ビット線BL11~BLnlが予備充電さ れ、消去を行ったメモリセルのワード線WLlrからWL (n-2) まで、順次消去確認読出し動作が繰り返し行われ る。このサブアレイARYI内の消去確認読出し動作と 時間的に並列にサブアレイARYr内では、消去動作が 行われる。即ち、n型半導体基板10とサプアレイAR Yr 用のp型ウェル12及び消去を行わないメモリセル のワード線、即ちWL(n-1)rとWLnrが高電圧になり、 選択ワード線WL1r~WL(n-2)rが接地され、メモリセ ルM11r~M(n-2)nrが接地され、サブアレイM11r~ M(n-2)nr が消去され、それらのしきい値電圧が負方向 にシフトする。

【0043】サプアレイARY1内の消去確認院出し動作で、消去が不十分なことが判明すれば、サプアレイARY1内の消去動作後、サプアレイARY1内の消去動作が再び始まる。この場合、消去が不十分なメモリセルのワード線についてのみ消去動作を行うことができる。これと時間的に並列にサプアレイARYr内では消去確

認読出し動作が行われる。

【0044】以上のような消去動作及び消去確認読出し動作がサブアレイARYI内とARYr内とで交互に繰り返し行われ、選択されたメモリセルM111~M(m-2)n しきい値電圧が全て目標の値以下になった時、全体の消去動作が終了する。

10

【0045】このように本実施例によれば、メモリセルアレイを2つのサブアレイARYIとARYIに分割し、一方のサブアレイで選択的に書込み動作若しくは消去動作している間に、他方のサブアレイで選択的に書込み確認読出し動作若しくは消去確認読出し動作を同時に行っている。そして、アレイ分割したことによる制御ゲート線、ピット線の容量及び抵抗の減少と、書込み動作若しくは消去動作と書込み確認読出し動作若しくは消去確認読出し動作を同時に、各サブアレイで交互に行うことによって、確認読出し動作を含めた合計の書込み、消去時間を短縮させることができる。

【0046】つまり、書込み確認読出し動作や書込みパルスの立上げ、立下げ、消去確認読出し動作や消去パルスの立上げ、立下げを高速化させ、これにより高速書込み、高速消去を実現することができる。また、本発明によれば、データの書き換え(消去してから書込みを行うこと)が短時間に行うことができ、SSF(ソリッドステートファイル)としての役目を十分に果たすだけではなく、出荷前のテスト時間が大幅に削減され、コストの低下につながる。

(実施例2)次に、本発明をNAND型EEPROMに 適用した実施例について説明する。基本的な構成は前記 図1と同様であるが、本実施例ではメモリセルアレイを NANDセルで構成している。

【0047】図5~図7は、サプアレイARYI内のNAND型メモリセルアレイのレイアウト図で、図8~図10はサプアレイARYr内のNAND型メモリセルアレイのレイアウト図である。各サプアレイ中のメモリセルは、半導体基板上に絶縁膜を介して浮遊ゲートと制御ゲートが積層されたFETMOS構造を有し、8個のメモリセルが隣接するもの同士でソース、ドレインを共用する形で直列接続されてNANDセルを構成する。このようなNANDセルがマトリクス配列されてメモリセルアレイが構成される。

【0048】メモリセルアレイの列方向に並ぶNANDセルの一端側のドレインは、それぞれ選択ゲートトランジスタを介してビット線に共通接続され、他端側ソースはやはり選択ゲートトランジスタを介して共通ソース線に接続されている。メモリトランジスタの制御ゲート及び選択ゲートトランジスタのゲート電極は、メモリセルアレイの行方向にそれぞれ制御ゲート線(ワード線)、選択ゲート線として共通接続される。

のワード線についてのみ消去動作を行うことができる。 【0049】図11は、センスアンプ兼データラッチ回 これと時間的に並列にサブアレイARYr内では消去確 50 路,ピット毎ベリファイ回路,一括検知回路,プリチャ ージ回路等、カラム系のコア部のサブアレイARYI側の回路図で、図12はサブアレイARYr側のロウデコーダ回路図である。これらの回路は、本発明と直接関係するものではなく、従来装置と同様である。

【0050】例えば、サプアレイARY1内のワード線WL111とサプアレイARYr内のワード線WL11rに関して、書込み動作と書込み確認読出し動作とが時間的に並列して交互に行われる場合について説明する。

【0051】図13~図15は主要ノードの前半の動作 タイミング図であり、図16~図18は主要ノードの後 10 半の動作タイミング図である。チップイネーブル/CE 及びライトイネーブル/WEが、"H"レベルから

"L"レベルになって、書込み動作が開始される。この場合、チップ外部から入出力ピン I / Oピンに書込み用のコマンドを取り入れることにより、書込み動作を開始してもよい。

【0052】最初は、入出力バッファから入出力線 I / O, I / OB を介して、サプアレイ A R Y I 用のセンスアンプ兼データラッチ回路 L A I I ~ L A n I にデータが書込まれる。これは、図 I 4 に示すようチップ内のカラム 20 アドレスカウンタから発生されるカラムアドレス、若しくは外部から入力されるカラムアドレスに従って、カラム選択信号 C S L 1 I, C S L 2 I, ~, C S L (n-1) I, C S L n I が順次 "H"レベルになることで、これに同期してシリアルデータが順次センスアンプ兼データラッチ回路に書込まれる。

【0053】 このセンスアンプ兼データラッチ回路へのデータの書込みの間、サプアレイARY1 用の書込み予備充電制御信号BLCUI がVssからVH+αになり、サプアレイARYI の全ビット線BLI1~BLnlはVcc 30より高い中間電位VHにプリチャージ(予備充電)される。

【0054】サプアレイARY!に関して、最後のn番目のセンスアンプ兼データラッチ回路LAnlにデータが 書込まれた後、書込み制御信号BLCDlがVssからV H+αになり、センスアンプ兼データラッチ回路に書込まれているデータに応じて、ビット線が放電される。即ち、書込みを行うメモリセルのビット線はVss("1"データの場合)になり、書込みを行わないビット線は中間電位VH("0"データの場合)に保たれる。

【0055】その後、選択されたワード線WL111がVssから書込み電位Vppになり、その他のワード線WL121~WL181及びピット線コンタクト側の選択ゲート線SGD11がVssからVH+αになる。このとき、Vssになっているピット線に接続されたメモリセルで浮遊ゲートに電子注入("1"書込み)が行われる。

【0056】次いで、サプアレイARYIでは、書込み確認読出しが行われる。即ち、ピット線はピット線リセット信号PRSTDIがVssからVccになり、Vssにリセットされ、続いてピット線プリチャージ信号PREB

I がVccからVssになり、ビット線BLil~BLnlは読出し用の予備充電電位VRまで充電される。

【0057】その後、選択されたワード線WL111 はVssを保ち、同一NAND型セルブロックのその他のワード線WL121~WL181 及び、ビット線コンタクト側とメモリセルソース線側の選択ゲート線SGD11、SGS11がVssからVccになる。この場合、WL121~WL181、SGD11、SGS11のレベルはVccよりも昇圧してもよい。これにより、書込みを行わないメモリセルのビット線、及び書込みが不十分なメモリセルのビット線は放電されVRからVssになる。

【0058】次いで、ワード線WL121~WL181、選択ゲート線SGD11、SGS11がVssに戻された後、比較制御信号CON1がVssからVccになり、センスアンプ兼データラッチ回路の書込みデータと書込み確認読出し後のピット線電位とを比較する。即ち、書込みを行うメモリセルに関しては、書込みデータノードVRY11(図11)がVssであるから、もしピット線が放電されてVssになっていれば、それはメモリセルの書込みが不十分であり、しきい値電圧が所望の電圧以上に正方向にシフトしなかったことであるから、次の書込みサイクルでもピット線がVssが保たれる。そして、書込みが十分に行われたメモリセルへピット線は放電されない。

【0059】従って、次の書込みサイクルでは、このビット線に関しては書込みが行われない。また、最初から書込みを行わないメモリセルに関しては、書込みデータノードVRYIがVccであるから、ビット線は再び充電される。このとき、前書込みサイクルで、十分に書込みが行われたメモリセルのビット線及び最初から書込みを行わないメモリセルのビット線はVccーVthまで充電される。VthはTr. 1(図11)のしきい値電圧である。

【0060】次いで、書込み制御信号BLCD1がVssからVccになり、ビット線の情報をセンスアンプ兼データラッチ回路に伝えると、即ち次の書込みサイクルで書込みを行うメモリセルに関してのみ、書込みデータノードVRY1がVssになる。

【0061】そして、全ての書込みが終了したかの検知は、一括検知回路で判定される。即ち、一括検知リセット信号RSTINIがVssになり、書込み用の一括制御信号APCONIがVssからVcになると、一括検知読出し信号SENSEIにベージ書込みの情況が伝達される。即ち、もしSENSEIがVccからVssに放電された場合、書込みノードVRYIが少なくとも1つ以上Vssになっていることであり、書込み動作が続行される。そして、全ての書込みノードVRYIがVccになり、一括検知読出し信号SENSEIが放電されなくなった時に書込み動作が終了する。

【0062】本実施例の説明では、書込み動作及び書込 50 み確認読出し動作がサプアレイARYIとARYIとで

2回ずつ繰り返され、SENSEI, SENSErがV ssに放電されなくなった時点で書込みを終了している。 【0063】さて、以上のようにサプアレイARY」で **書込み動作及び書込み確認読出し動作が行れている間、** サプアレイARYr でもこれらの動作が位相をずらし て、時間的に並列して行われる。即ち、書込みデータの ページロードは、サプアレイARY1 用のセンスアンプ 兼データラッチ回路 LA11~ LAnlにデータが書込まれ た後も、引き続きサプアレイARYr 用のセンスアンプ

ら入出力線I/O, I/OB を介してデータが書込まれ

る。

【0064】そして、サブアレイARY1の場合と同様 に、サブアレイARYr の全ピット線BLir~BLnrは Vccより高い中間電位 VHにプリチャージ (予備充電) され、最後のn番目のセンスアンプ兼データラッチ回路 L Anl, L Anrにデータが書込まれた後、センスアンプ 兼データラッチ回路に書込まれているデータに応じてビ ット線が放電され、以上のように書込み動作が順次行わ れる。その後のサプアレイARYՐに関する確認読出し 20 アレイのレイアウト図。 の順序動作等は、サブアレイARY」のそれと同一であ

【0065】このように本実施例によれば、NANDセ ルからなるアレイを2つのサブアレイARYI、ARY r に分割し、一方のサブアレイで選択的に書込み動作若 しくは消去動作している間に、他方のサブアレイで選択 的に書込み確認読出し動作若しくは消去確認読出し動作 を同時に行うことにより、第1の実施例と同様に、確認 読出し動作を含めた合計の書込み、消去時間を短縮させ ることができる。

【0066】なお、本発明は上述した各実施例に限定さ れるものではない。実施例ではメモリセルアレイを2つ に分割した例で説明したが、3つ以上に分割してもよ い。この場合、全てのサブアレイでデータ書込み又は消 去を同時に行ってもよいし、2つのサブアレイでデータ | 書込み又は消去を同時に行ってもよい。要は、少なくと も2つのサブアレイで書込み又は消去を同時に行い、か つ一方のサブアレイと他方のサブアレイで書込み動作又 は消去動作と書込み確認読出し動作又は消去確認読出し 動作とのタイミングをずらせばよい。

【〇〇67】また、メモリセルの構成は必ずしもFET MOS型に限るものではなく、電気的書替え可能な構成 であればよい。さらに、複数のメモリセルを接続してメ モリセルユニットを構成する場合、NAND型に限らず NOR型に適用することも可能である。その他、本発明 の要旨を逸脱しない範囲で、種々変形して実施すること ができる。

#### [0068]

【発明の効果】以上述べたように本発明によれば、メモ リセルアレイを少なくとも2つに分割し、異なるサブア 50 WL11~WLml, WL1r~WLmr…ワード線

レイで、書込み動作又は消去動作と時間的に並列に書込 み確認読出し動作又は消去確認読出し動作と同時に行 い、結果的に高速書込み、消去が可能な不揮発性半導体 記憶装置を得ることができる。

14

【0069】また、本発明によれば、データの書き換え (消去してから魯込みを行うこと) が短時間に行うこと ができ、SSF(ソリッドステートファイル)としての 役目を十分に果たすだけではなく、出荷前のテスト時間 が大幅に削減され、コストの低下につながる。

#### 兼データラッチ回路LAIr~LAnrに入出力パッファか 10 【図面の簡単な説明】

【図1】第1の実施例に係わる不揮発性半導体記憶装置 のプロック構成図。

【図2】2つのサブアレイにおける書込み動作と書込み 確認読出し動作とのタイミングのずれを説明するための

【図3】図1の不揮発性半導体記憶装置の矢視A-A' 断面図。

【図4】図3の変形例を示す断面図。

【図5】サブアレイARYI 内のNAND型メモリセル。

【図6】サプアレイARYI内のNAND型メモリセル アレイのレイアウト図。

【図7】サプアレイARY1 内のNAND型メモリセル アレイのレイアウト図。

【図8】サプアレイARYェ 内のNAND型メモリセル アレイのレイアウト図。

【図9】サブアレイARYr 内のNAND型メモリセル アレイのレイアウト図。

【図10】サプアレイARYr 内のNAND型メモリセ 30 ルアレイのレイアウト図。

【図11】サプアレイARYI側のカラム系のコア部の 同路機成図。

【図12】サブアレイARYr側のロウデコーダ部の回 路構成図。

【図13】第2の実施例における主要ノードの前半の動 作タイミングを示す図。

【図14】第2の実施例における主要ノードの前半の動 作タイミングを示す図。

【図15】第2の実施例における主要ノードの前半の動 40 作タイミングを示す図。

【図16】第2の実施例における主要ノードの後半の動 作タイミングを示す図。

【図17】第2の実施例における主要ノードの後半の動 作タイミングを示す図。

【図18】第2の実施例における主要ノードの後半の動 作タイミングを示す図。

#### 【符号の説明】

Mill ~Manl, Milr ~Manr …メモリセル BL11~BLni、BL1r~BLnr…ピット線

. 15

WL11! ~WLm8!, WL1!r ~WLm8r …ワード線 SGS1!~SGSm!, SGS1r~SGSmr…ソース側選 択ゲート線 SGD1!~SGDm!, SGD1r~SGDmr…ドレイン側 選択ゲート線 ARYI, ARYr …サプアレイ

ARYI, ARYr …サブアレイ R/D1~R/Dm …ロウデコーダ回路 16 \* LAII~LAnI, LAIr~LAnr…センスアンプ兼デー タラッチ回路


10…n型半導体基板

11, 12…サプアレイ用のp型ウェル


14…周辺回路用のp型ウェル

15…周辺回路用のn型ウェル


【図1】




【図3】













## [図4]




[図5]

[図6]




[図11]




【図7】






【図12】







[図10]




【図13】




【図14】




## 【図15】




## [図18]



【図16】



【図17】



フロントページの続き

(72)発明者 舛岡 富士雄

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝研究開発センター内

# JAPANESE LAID-OPEN PATENT APPLICATION H8-18018 (1996)

(19) Japan Patent Office (JP) (12) Published Unexamined Patent Ap (51) Int. Cl. <sup>6</sup> Identification Code R H 01 L 27/115 G 11 C 16/06	(11) Publication No. H8-18018 epplication (A) (43) Publication Date January 19, 1996 In-House FI Place of Technical eference No. Designation
	H 01 L 27/10 434
	G 11 C 17/00 309 Z
	510 C
No examinat	Number of claims 5 OL (totally 15 pages)
(21) Application No.	PA H6-147671
(22) Date of Filing	June 29, 1994 (Heisei 6)
(71) Applicant	000003078
-	Toshiba Corp.
·	72, Horikawa-cho, Saiwai-ku Kawasaki-shi, Kanagawa-ken
(72) Inventor	Yasushi SAKUI
	Toshiba Corp.
	Research & Development Center
	1, Toshiba-cho, Obuke, Saiwai-ku
	Kawasaki-shi, Kanagawa-ken
	•
(72) Inventor	Takeshi TAKEUCHI
	Toshiba Corp.
,	Research & Development Center
	1, Toshiba-cho, Obuke, Saiwai-ku
	Kawasaki-shi, Kanagawa-ken
(72) Inventor	Kazunori OUCHI
	Toshiba Corp.
•	Research & Development Center
	1, Toshiba-cho, Obuke, Saiwai-ku
(72) Inventor	Kawasaki-shi, Kanagawa-ken
(72) Inventor	Fujio MASUOKA Toshiba Corp.
	Research & Development Center
	1, Toshiba-cho, Obuke, Saiwai-ku
	Kawasaki-shi, Kanagawa-ken
(74) Agent	Takehiko Suzue, Attorney

## (54) [Title of the Invention]

## NONVOLATILE SEMICONDUCTOR STORAGE

## (57) [Abstract]

## [Purpose]

To provide an EEPROM which accelerates a write confirmation read operation or a rise, fall of write pulses and an erasure confirmation read operation or a rise, fall of erasure pulses and enables high speed write and high speed erasure.

#### [Construction]

An EEPROM using electrically rewritable nonvolatile memory cells is characterized by the fact that a nonvolatile memory cell array formed on same chip is divided into two subarrays, data write to memory cells connected to same word line is simultaneously performed by the divided respective subarrays ARYI, ARYr and the data write operation is performed by one subarray while the write confirmation read operation is performed by the other subarray.

(Figure, p1, lower right)

[Claims]

[Claim 1]

A nonvolatile semiconductor storage, which is characterized by the fact that a nonvolatile memory cell array formed on same chip is divided into plural subarrays, the data write or erasure simultaneously is made by at least two of the divided plural subarrays, and the timing of data write or erasure of any subarray is shifted from the timing of data write or erasure of another subarray.

#### [Claim 2]

A nonvolatile semiconductor storage, which is characterized by the fact that a nonvolatile memory cell array formed on same chip is divided into two subarrays, the data write or erasure is simultaneously made by the divided respective subarrays, and the timing of data write or erasure of one subarray is shifted from the timing of data write or erasure of the other subarray.

#### [Claim 3]

A nonvolatile semiconductor storage according to Claim 1 or 2, which is characterized by the fact that

the data write or erasure comprises plural times of data write operations or erasure operations and write confirmation read operations or erasure confirmation read operations succeeded thereby, and

the data write operations or erasure operations are performed in one subarray while the write confirmation read operations or erasure confirmation read operations are performed in the other subarray.

[Claim 4]

A nonvolatile semiconductor storage according to Claim 1 or 2, which is characterized by the fact that

the plural subarrays share a word line, and

the data write or erasure is simultaneously made for memory cells connected to same word line of the different subarrays.

[Claim 5]

A nonvolatile semiconductor storage according to Claim 1 or 2, which is characterized by the fact that

the nonvolatile semiconductor memory cells constructing the array are electrically rewritable non-volatile memory cells and are connected in series plural by plural to construct an NAND cell.

[Detailed Description of the Invention]

[0001]

[Field of Industrial Application]

This invention relates to an electrically rewritable non-volatile semiconductor storage, and particularly relates to an array divided non-volatile semiconductor storage.

[0002]

[Prior Art]

EEPROMs capable of electric rewrite have been known as electrically rewritable non-volatile semiconductor devices before. An NAND-type EEPROM in which plural memory cells are connected in series to construct an NAND cell block has been noticed as one capable of high integration among the EEPROMs.

[0003]

One memory cell of the NAND-type EEPROM has an FETMOS structure in which a float gate and a control gate are laminated on a semiconductor substrate via an insulating film, and plural memory cells are connected in series in the form of sharing sources and drains by adjoining the cells to each other to construct an NAND cell. Such NAND cells are matrix arrayed to construct a memory cell array.



## [0004]

The drains on one end of the NAND cell lining up in the column direction of the memory cell array are connected in common to a bit line via selection gate transistors, respectively, and the sources on the other end of the NAND cells are connected to a common source line via selection gate transistors likewise. The control gates of memory transistors and the gate electrodes of selection gate transistors are connected in common as control gate lines (word lines) and selection gate lines in the row direction of the memory cell array, respectively.

#### [0005]

Operations of this NAND-type EEPROM are as follows. Data write is performed in order from memory cells far off bit lines. If a case that the transistors have n channels is illustrated, a high potential  $V_{pp}$  (e. g., 20 V) is applied to the control gates of selected memory cells, and an intermediate potential (e. g., 10 V) is applied to the control gates of non-selection memory cells and gates of selection gate transistors on the bit line side. 0 V (e. g., defined as "1" data) or an intermediate potential (e. g., defined as "0" data) is applied to the bit lines in accordance with the data. At this time, the potential of bit lines is transmitted to the drains of selected memory cells via the selection gate transistors and non-selection memory cells.

#### [0006]

When data to be written exist (at the time of "1" data), a high voltage is applied between the gates and drains of the selection memory cells or between the gates and substrate, and electrons are tunnel injected from the substrate to the float gates. Thereby, the threshold value of the memory cells shifts in the positive direction. When data to be written do not exist (at the time of "0" data), the threshold value does not change.

#### [0007]

At the time of data erasure, a high potential is applied to a p-type substrate (an n-type substrate and a p-type well formed therewith in the case of a well structure), and all the control gates and selection gate transistors are taken as 0 V. Thereby, electrons of the float gates are released to the substrate in all the memory cells, and the threshold value shifts in the negative direction.

#### [0008]

At the time of reading data, non-selection memory cells on the more bit line side than the selection gate transistors and the selection memory cells are turned ON, and 0 V is given to the gates of the selection memory cells. At this time, a discrimination of data "0", "1" is made by reading a current flowing in the bit lines.

#### [0009]

In such a conventional NAND-type EEPROM, usually, a write confirmation read operation and an

erasure confirmation read operation, i. e., so-called verification operations are performed after the write operation and erasure operation, respectively. For example, in the case of write operation of a 16 M-bit NAND-type EEPROM, plural times of write pulse are input into the control gates of the selection memory cells, and the write confirmation read operation is performed for each write pulse.

[0010]

More specifically, a high potential (e. g., 20 V) and an intermediate potential (e. g., 10 V) are necessary for the write operation as described above, the potentials are generated by a booster circuit in a chip, but 25 µs is taken for the rise and fall of pulses of the high potential and intermediate potential. Moreover, the threshold voltage of the selection memory cells shifts in the positive direction in the write operation, but starting from a preliminary charge of the bit lines, the selection of control gates, sense amplifier operation, a series of read operations equivalent to random read operation are necessary to perform the write confirmation read operation, i. e., a discrimination of whether the threshold voltage comes into a target voltage region, and a time of 25 µs is taken for these operations.

[0011]

Then, the time width of the write pulse is set to  $20 \mu s$ , when the write is made by 6 times of pulse, a time necessary for the write becomes

$$(25 + 20 + 25) \times 6 = 420 \mu s$$

Accordingly, 300 µs being 71% of the total write is spent in the rise, fall of the high potential and intermediate potential and the write confirmation read operation, and the residual 120 µs being only 29% becomes the total time of actual write pulse. In the case of erasure operation of the 16 M-bit NAND-type EEPROM, most of time is spent in the generation of erasure pulse and the write confirmation read operation.

[0012]

For example, at the time of multiblock erasure, 1 block, i. e., 1 NAND block of 512 bytes (4 K-bit) is taken as the smallest unit, and a simultaneous erasure of maximum 512 byte NAND blocks can be made. This erasure confirmation read operation is performed in a shorter time than the write confirmation read operation in relation to the discrimination of whether the threshold voltage comes into a target negative voltage region because the threshold voltage of the selection memory cells after the erasure shifts to the negative direction. This is because the memory cell current becomes greater in the discrimination of whether the threshold voltage after the erasure becomes 0 V or below than in the discrimination of whether the threshold voltage after the write comes into a range of, e. g., 0.5 V to 3 V and the bit lines precharged that much can be discharged at a high speed.

[0013]

However, the precharging of bit lines is also necessary at the beginning in the erasure confirmation

read operation, subsequently the control gate lines in the erased NAND blocks are selected to operate the sense amplifiers. This operation is different from the common random read operation in that all the control gate lines are selected in the erased NAND blocks, but this erasure confirmation read operation is equivalent to the common random read operation, and about 15 µs is spent in the erasure confirmation read operation of 1 NAND block.

#### [0014]

Accordingly, times necessary for the multiblock erasure of all the 512 NAND blocks are 200 ns x 512 for the load of 512 NAND addresses, 200  $\mu$ s in the rise, fall of erasure pulses, 3 ms in the time width of erasure pulses and 15  $\mu$ s x 512 in the erasure confirmation read operation, and they become about 8 ms in total, and 5 ms being its 63% is spent in the erasure confirmation read operation other than actual erasure operation.

#### [0015]

Such write confirmation read operation and erasure confirmation read operation are not limited to the NAND-type EEPROM, and they are also essential operation modes performed in the conventional NOR-type EEPROM. Then, the proportion of the write confirmation read operation and the rise, fall of write pulses occupied in the total write time and the proportion of the erasure confirmation read operation and the rise, fall of erasure pulses occupied in the total erasure time are very large, thereby, the extension of the write time and erasure time becomes a problem not only in the NAND-type EEPROM but also the NOR-type EEPROM.

#### [0016]

The larger the capacity of the NAND-type EEPROM and the NOR-type EEPROM, the more the proportion of the write confirmation read operation and the rise, fall of write pulses occupied in the total write time and the proportion of the erasure confirmation read operation and the rise, fall of erasure pulses occupied in the total erasure time will increase. This is because the charge/discharge time of the control gates and bit lines prolongs and the write confirmation read and the erasure confirmation read slow down due to increases of the wire resistance and capacity of the control gate lines, the wire resistance and capacity of the bit lines and the capacity of well of memory cells as the NAND-type EEPROM and the NOR-type EEPROM become large-capacity. Moreover, this is because the times of rise, fall of write pulses and erasure pulses increase due to an increase of capacities of the control gate lines, bit lines and well of memory cells.

#### [0017]

### [Problems overcome by the Invention]

As described above, in the conventional NAND-type EEPROM and the NOR-type EEPROM, the proportion of a time necessary for the write confir-mation read operation (or the erasure confirmation read operation) and the rise, fall of write pulses (or erasure pulses) occupied in the total write time (or the total erasure time) increases, consequently there was a problem of impairing



the high-speed property of the write and erasure. The larger the capacity of the NAND-type EEPROM and the NOR-type EEPROM, the more remarkable this problem would be.

[0018]

This invention was made by considering the above circumstance, and its purpose consists in providing a nonvolatile semiconductor storage which accelerates a write confirmation read operation or a rise, fall of write pulses and an erasure confirmation read operation or a rise, fall of erasure pulses and enables high speed write and high speed erasure.

[0019]

[Problem resolution means]

To solve the above subject, a construction as follows is adopted in this invention. Namely, this invention is characterized by the fact that a nonvolatile memory cell array formed on same chip is divided into plural subarrays, the data write or erasure is simultaneously performed by at least two of the divided plural subarrays, and the timing of data write or erasure of any subarray is shifted from the timing of data write or erasure of another subarray in a nonvolatile semiconductor storage using rewritable nonvolatile memory cells.

[0020]

Here, the following embodiment forms are given as desirable ones of this invention.

- (1) An array is divided into two subarrays, the data write or erasure is simultaneously made in the divided respective subarrays, and the timing of data write or erasure of one subarray is shifted from the timing of data write or erasure of the other subarray.
- (2) The data write or erasure comprises plural times of data write operations or erasure operations and successively the write confirmation read operations or erasure confirmation read operations, and the data write operations or erasure operations are performed in one subarray while the write confirmation read operations or erasure confirmation read operations are performed in the other subarray.
- (3) The first data write operation is started and successively the write confirmation read operation is started after the data write operation by one subarray, simultaneously, the first data write operation is started and successively the write confirmation read operation is started after the data write operation is ended by the other subarray and, simultaneously, the next data write operation is started by the one subarray.
- (4) When a time taken for the write operation or the erasure operation is longer than a time taken for the write confirmation read operation or the erasure confirmation read operation, after the end of the write confirmation read operation of one subarray, the subarray waits until the write operation of the other subarray is ended, then the write operation of the one subarray and the write confirmation

read operation of the other subarray are simultaneously started.

- (5) When a time taken for the write confirmation read operation or the erasure confirmation read operation is longer than a time taken for the write operation or the erasure operation, after the end of the write operation of one subarray, the subarray waits until the write confirmation read operation of the other subarray is ended, then the write confirmation read operation of one subarray and the write operation of the other subarray are simultaneously started.
- (6) The data write or erasure is simultaneously made for memory cells connected to different word lines of different subarrays.
- (7) The data write or erasure is simultaneously made for memory cells connected to the same word line shared by plural different subarrays.
- (8) The nonvolatile semiconductor memory cells forming an array are electrically rewritable non-volatile memory cells, and they are connected in series plural by plural to construct an NAND cell.

[0021]

#### [Functions]

According to this invention, the total write and erasure time, including the time of confirmation read operations, can be shortened by dividing a memory cell array into at least two subarrays, simultaneously making the write operation or the erasure operation selectively by a part of memory cells in some divided subarray while making the write confirmation read operation or the erasure confirmation read operation selectively by a part of memory cells in another subarray, reducing the capacity and resistance of control gate lines and bit lines based on array division and simultaneously making the write operation or the erasure operation and the write confirmation read operation or the erasure confirmation read operation alternately by the subarrays.

[0022]

For example, when a memory cell array of the 16 M-bit NAND-type EEPROM is divided into two subarrays A, B and the write confirmation read operation or the erasure confirmation read operation are performed simultaneously and alternately, the rise and fall of pulses of high potential and intermediate potential for write is shortened to 12.5  $\mu$ s and the write confirmation read operation is shortened to 15  $\mu$ s. This is due to the fact that both the resistance and capacity of control gates and the number of bit lines to be precharged are halved by dividing the memory cell array into two subarrays.

[0023]

When the time width of write pulse is set to  $20 \mu s$  and the write is made by 6 times of pulse, the time necessary for the write becomes

 $(12.5 + 20 + 15) \times 6 + 15 = 300 \mu s$ 

and it is sharply shortened than before. Moreover, the addition of 15  $\mu$ s in the second term of above expression is to deviate phases of the write operation and the write confirmation read operation by the subarray A and subarray B and finally perform the sixth write confirmation read operation by the subarray A or subarray B.

[0024]

The erasure is similarly accelerated, the time necessary for multiblock erasure of all 512 NAND blocks is 200 ns x 512 for the load of 512 NAND addresses, 10 µs for the rise, fall of erasure pulses, 3 ms for time width of erasure pulses, 5 µs x 512 for the erasure confirmation read operation and becomes about 5.76 ms in total, and the time is sharply shortened than before.

[0025]

[Embodiments]

Embodiments of this invention will be illustrated by reference to drawings below.

(Embodiment 1) Fig. 1 is a block diagram of a nonvolatile semiconductor storage with respect to Embodiment 1 of this invention. In Fig. 1,  $M_{111}$  -  $M_{mn1}$ ,  $M_{11r}$  -  $M_{mnr}$ , are memory cells,  $LA_{11} - LA_{nl}$ ,  $LA_{1r}$  -  $LA_{nr}$  are sense amplifier and data latch circuits,  $R/D_1$  -  $R/D_m$  are row decoders,  $WL_{11} - WL_{ml}$ ,  $WL_{1r}$  -  $WL_{mr}$  are word lines, and ARYI - ARYr are subarrays made by dividing a memory cell array.

[0026]

The purport of this invention consists in that a nonvolatile memory cell array formed on same chip is divided into at least two subarrays, the write confirmation read operation is performed by the subarray ARYr while the write operation is performed by the subarray ARYr while the write operation is performed by the subarray ARYr while the write confirmation read operation is performed by the subarray ARYl.

[0027]

For example, a case of selecting a word line  $L_{21}$  is considered. In this case, word lines  $WL_{21}$  and  $WL_{2r}$  can be simultaneously selected or can be independently selected with respect to the left and right subarrays ARYI and ARYr sandwiched by row decoders  $R/D_1$  -  $R/D_m$  according to input addresses and control circuits. Here, a case that the word line  $WL_{21}$  in the subarray ARYI and the word line  $WL_{2r}$  in the subarray ARYr are simultaneously selected will be illustrated.

[0028]

First, row addresses for selecting the word lines WL21 and WL2r are input. Next, data to be written

are page loaded sequentially from the  $LA_{11}$  into the sense amplifier and data latch circuits. Then, if the data are exactly loaded until  $LA_{n1}$ , the word line  $WL_{21}$  is selected, and the data loaded in the sense amplifier and data latch circuits  $LA_{11} - LA_{n1}$  via bit lines  $BL_{11} - BL_{n1}$  are started to be written into the memory cells  $M_{211} - M_{2n1}$ .

[0029]

The data to be loaded are also loaded into the sense amplifier and data latch circuit  $LA_{nl}$  and successively page loaded from  $LA_{1r}$  to  $LA_{nr}$ . Then, if the data are loaded until  $LA_{nl}$ , the word line  $WL_{2r}$  is selected, and the data loaded in the sense amplifier and data latch circuits  $LA_{1r}$  -  $LA_{nr}$  via the bit lines  $BL_{1l} - BL_{nl}$  are started to be written into the memory cells  $M_{21r} - M_{2nr}$ .

[0030]

The write confirmation read operation with respect to the word line  $WL_{2l}$  of the subarray ARYl is carried out in time-parallel to the write operation with respect to the word line  $WL_{2l}$ . This write confirmation read operation with respect to the word line  $WL_{2l}$  is performed after applying a prescribed time of write pulse, and whether the threshold voltage of written memory cells reaches a target value is determined.

[0031]

In this determination, a verification circuit is used for each bit provided in respective bit lines, and the data are housed in the sense amplifier and data latch circuits of bit lines connected to memory cells needed to be rewritten. Accordingly, the operation is different from the common read operation in that a verification circuit is used for each bit and corresponding data are housed in the sense amplifier and data latch circuits with respect to memory cells needed to be rewritten, but other operations are all the same as the common read operation.

[0032]

Namely, after a prescribed time of write pulses with respect to the word line  $WL_{2l}$  is applied, the word line  $WL_{2l}$  temporarily becomes a non-selection state, and then the bit lines  $BL_{1l} - BL_{nl}$  are precharged. Next, the word line  $WL_{2l}$  is selected again. However, a voltage applied to the word line selected at this time is different from those in the write and read. Then, the data of memory cells  $M_{21l} - M_{2nl}$  are read in the bit lines  $BL_{1l} - BL_{nl}$ , determined by the sense amplifier and data latch circuits and a verification circuit connected to for each bit and then housed in the sense amplifier and data latch circuits  $LA_{1l} - LA_{nl}$  with respect to bits needed to be rewritten.

[0033]

The operations as described above are alternately repeated with respect to the word line  $WL_{21}$  in the subarray ARY1 and the word line  $WL_{2r}$  in the subarray ARYr. Namely, the write confir-mation read operation is performed with respect to the word line  $WL_{21}$  while the write operation is performed with respect to the word line  $WL_{21}$ , next the write confirmation read operation is per-formed with

respect to the word line  $WL_{2r}$  while the write operation is performed with respect to the word line  $WL_{2l}$ . Then, when the threshold voltage of all memory cells performing the write in the selected memory cells  $M_{2ll}$  -  $M_{2nl}$  and  $M_{2lr}$  -  $M_{2nr}$  reaches a target value, the whole write operation is ended. [0034]

This state is shown in Fig. 2. Fig. 2(a) is a case wherein the time taken in the write operation and the time taken in the write confirmation read operation (verification) are equal, the first data write operation is started by the subarray ARYI and successively the write confirmation read operation is started after the data write operation is ended, simultaneously, the first data write operation is started by the subarray ARYr. Then, the write confirmation read operation is started by the subarray ARYr after the data write operation is ended, simultaneously, the next data write operation is started by the subarray ARYI. Namely, timings of the write operation and the write confirmation read operation are completely reversed by the subarray ARYI and the subarray ARYr.

[0035]

Fig. 2(b) is a case wherein the time taken in the write operation and the time taken in the write confirmation read operation are different (e. g., long write operation time). In this case, the subarray ARYI waits to start the next write operation until the write operation of the subarray ARYI is ended even if the write confirmation read operation is ended. This is the same with the subarray ARYI.

[0036]

If so, the waiting time from the write confirmation read operation to the next write operation is in vain, but the subarray ARYI and the subarray ARYr do not perform the write operation simultaneously. The boosting becomes necessary in the write operation and the necessity of simultaneous boosting in the both word lines connects with a load increase of the boosting circuit, but this problem can be avoided if do as Fig. 2(b).

[0037]

In the case of short write operation time, in contrast with Fig. 2(b), the subaaray had better wait to start the write confirmation read operation until one write confirmation read operation is ended even if the other write operation is ended. When this does not become a problem even if the load of boosting circuit increases, as shown in Fig. 2(c), the waiting time is eliminated and the data writing can be further accelerated.

[0038]

Next, a case wherein the subarray ARYr performs the write confirmation read operation in the erasure operation of the subarray ARYI will be illustrated. Fig. 3 is an arrowed A-A' sectional view of the nonvolatile semiconductor storage shown in Fig. 1. For example, a case wherein p-type wells 11, 12 (cell p-well<sub>1</sub>), cell p-well<sub>r</sub>) for subarray ARYI, subarray ARYr, p-type wells 14 (peri-pheral p-well) for row decoders, sense amplifier and data latch circuits other than memory cells are formed on the surface of an n-type semiconductor substrate 10 (n-sub) will be illustrated. n-Type wells 26

(n-wells) for constructing a peripheral circuit with CMOS may be provided in the peri-pheral p-wells 14.

[0039]

Fig. 4 is a sectional view in case of using a p-type semiconductor substrate. A case wherein p-wells 21, 22 (cell n-well<sub>1</sub>, cell n-well<sub>1</sub>), p-wells 23, 24 (cell p-well<sub>1</sub>, p-well<sub>1</sub>) in respective n-type wells, p-type well 25 (peripheral p-well) for row decoders, sense amplifier and data latch circuits except for memory cells are formed on the surface of a p-type semiconductor substrate 20 (p-sub) will be illustrated. n-Type wells 26 (n-wells) for constructing a peripheral circuit with CMOS may be provided in the peripheral p-wells 25.

[0040]

In the case of such a p-type semiconductor substrate, the n-type well 21 or 22 and the p-type well 23 or 24 between the subarrays are made to high-voltage in performing the write operation without making the p-type semiconductor substrate 20 to a high voltage in the erasure operation. [0041] Here, a case wherein a block erasure operation with respect to word lines  $WL_{11}$  -  $WL_{(m-2)1}$  other than  $WL_{(m-1)1}$  and  $WL_{m1}$  in the subarray ARY1 and word lines  $WL_{1r}$  -  $WL_{(m-2)r}$  other than  $WL_{(m-1)r}$  and  $WL_{mr}$  in the subarray ARY1 will be considered. In this case, the operation is started from the erasure operation of the subarray ARY1, then the semiconductor substrate 10, the p-well 11 for the ARY1 and the word lines of memory cells performing the erasure, namely,  $WL_{11}$  -  $WL_{(m-2)1}$  are made to a high voltage, the selection word line  $WL_{1r}$  -  $WL_{(m-2)r}$  are earthed, the memory cells  $M_{111}$  -  $M_{(m-1)n1}$  are erased and their threshold voltages are shifted in the negative direction.

[0042]

Meanwhile, the read operation may also be performed by subarray ARYr without making the erasure operation. The erasure operation in the subarray ARYl is started, after a lapse of some prescribed time, the erasure confirmation read operation is performed in the subarray ARYl. Namely, the bit lines  $BL_{11}$  and  $BL_{n1}$  are precharged, and the erasure confirmation read operation is sequentially repeated from the word line  $WL_{1r}$  to  $WL_{(m-2)r}$  of the memory cells performing the erasure. The erasure operation is performed in the subarray ARYr in time-parallel to this erasure confirmation read operation in the subarray ARYl. Namely,  $WL_{(m-1)r}$  and  $WL_{mr}$  are made to a high voltage, the selection word line  $WL_{1r}$  -  $WL_{(m-2)r}$  are earthed, the memory cells  $M_{111}$  -  $M_{(m-2)n}$  are earthed, the memory cells (wrong word "subarrays" in original specification)  $M_{11r}$  -  $M_{(m-2)n}$  are erased and their threshold voltages are shifted in the negative direction.

[0043]

If the erasure is confirmed to be insufficient by the erasure confirmation read operation in the subarray ARYI, after the erasure operation in the subarray ARYI, the erasure in the subarray ARYI is started again. In this case, the erasure operation can be performed only for the word lines of memory cells with insufficient erasure. The erasure confirmation read operation is performed in the subarray ARYI in time-parallel thereto.

## [0044]

The erasure operation and the erasure confirmation read operation as described above are alternately repeated in the subarray ARYI and the subarray ARYr, when all the threshold voltages of the selected memory cells  $M_{111}$  -  $M_{(m-2)nl}$  and  $M_{11r}$  -  $M_{(m-2)nl}$  become lower than a target value, the whole erasure operation is ended.

#### [0045]

Thus, according to this embodiment, the memory cell is divided into two subarrays ARYI and the subarray ARYr, the write confirmation read operation or the erasure confirmation read operation is performed simultaneously and selectively by one subarray while the write opera-tion or the erasure operation is performed by the other subarray. Then, the total write and erasure time, including the time of confirmation read operations, can be shortened by reducing the capacity and resistance of the control gate lines and bit lines based on the array division and performing the write operation or erasure operation and the write confirmation read operation or the erasure confirmation read operation simultaneously and alternately by the subarrays.

#### [0046]

That is, this invention enables to accelerate the write confirmation read operation and the rise, fall of write pulses and the erasure confirmation read operation and the rise, fall of erasure pulses and thereby realize high speed write and high speed erasure. Moreover, this invention enables to perform the rewrite of data (erasure and then write) in a short time, it not only fully plays a role as SSF (solid state file), but also sharply reduces the test time before shipment and connects with cost down.

#### (Embodiment 2)

Subsequently, an embodiment of applying this invention to an NAND-type EEPROM will be illustrated. The basic construction is same as the above Fig. 1, but memory cells are constructed by NAND cells in this embodiment.

[0047] Fig. 5 – Fig. 7 are layout diagrams of the NAND-type memory cells in a subarray ARYI, and Fig. 8 – Fig. 10 are layout diagrams of the NAND-type memory cells in a subarray ARYI. The memory cells in the subarrays have an FETMOS structure in which float gates and control gates are laminated on a semiconductor substrate via an insulating film and eight memory cells are connected in series in the form of sharing the sources and drains by adjoining them to each other to construct an NAND cell. Such NAND cells are matrix arrayed to construct a memory cell array.

#### [0048]

The drains lining up in the column direction of the memory cell array on one end of the NAND cell are connected in common to a bit line via selection gate transistors, and the sources on the other end are connected in common to a common source line likewise. Control gates of memory transistors

and gate electrodes of selection transistors are connected in common as control gate lines (word lines) and selection gate lines in the row direction of the memory cell array, respectively.

[0049]

Fig. 11 is a circuit diagram of a sense amplifier and data latch circuit, a verification circuit for each bit, a batch detecting circuit, a precharge circuit, etc. on the side of subarray ARYI of core of column system, and Fig. 12 is a row decoder circuit diagram on the side of subarray ARYr. These circuits do not directly relate to this invention and are same as in the conventional device.

[0050]

For example, a case wherein the write operation or the write confirmation read operation are alternately performed in time-parallel with respect to the word lines  $WL_{111}$  in the subarray ARYI and the word lines  $WL_{111}$  in the subarray ARYr will be illustrated.

[0051]

Fig. 13 – Fig. 15 are timing charts of major nodes in the first half of operations, and Fig. 16 – Fig. 18 are timing charts of major nodes in the second half of operations. The write operation is started by making a chip enable/CE and a line enableWE from the "H" level to the "L" level. In this case, the write operation may also be started by taking a command for the write from the external of chip into an input/output pin I/O pin.

[0052]

At first, data are written from an input/output buffer into the sense amplifier and data latch circuits  $LA_{11} - LA_{n1}$  for the subarray ARY1 via input/output lines I/O, I/O<sub>B</sub>. Serial data are sequen-tially written into the sense amplifier and data latch circuits in synchronism with column selection signals  $CSL_{11}$ ,  $CSL_{21}$ ,  $\sim$ ,  $CSL_{(n-1)1}$ ,  $CSL_{n1}$  by sequentially making the signals to the "H" level according to column addresses generated from a column address counter in a chip or input from the external as shown in Fig. 14.

[0053]

During the write of data into the sense amplifier and data latch circuits, a write precharge control signal BLCU<sub>1</sub> for the subarray ARYI is made from  $V_{ss}$  to VH +  $\alpha$ , and all the bit lines BL<sub>11</sub> - BL<sub>n1</sub> of the subarray ARYI are precharged to an internediate potential VH higher than the  $V_{ss}$ .

[0054]

After the data are written into the final nth sense amplifier and data latch circuit with respect to the subarray ARYI, the write control signal BLCU<sub>I</sub> is made from the  $V_{ss}$  to VH +  $\alpha$ , and the bit lines are discharged in accordance with the data written into the sense amplifier and data latch circuits.

Namely, the bit lines of memory cells performing the write are made to the V<sub>ss</sub> (in case of "1" data) and the bit lines of memory cells not performing the write are kept at the intermediate potential VH (in case of "0" data).

#### [0055]

Subsequently, the selected word line  $WL_{111}$  is made from the  $V_{ss}$  to a write potential  $V_{pp}$ , the other word lines  $WL_{121}$ -  $WL_{181}$  and a selection gate line  $SGD_1$ 7 on the bit line contact side are made from the  $V_{ss}$  to  $VH + \alpha$ . At this time, electron injection ("1" write) is performed at the float gates by the memory cells made to the  $V_{ss}$  and connected to the bit lines.

## [0056]

Next, the write confirmation read is made by the subarray ARYI. Namely, the bit lines are reset to the  $V_{ss}$  by making a bit line reset signal PRSTD<sub>I</sub> from the  $V_{ss}$  to  $V_{cc}$ , successively the bit lines  $BL_{II} - BL_{nI}$  are charged to a precharge potential  $V_R$  for read by making a bit line precharge signal PREB<sub>I</sub> from the  $V_{cc}$  to the  $V_{ss}$ .

#### [0057]

Subsequently, the selected word line  $WL_{111}$  is kept to the  $V_{ss}$ , the other word lines  $WL_{121}$ -  $WL_{181}$  in the same NAND-type cell block and the selection gate lines  $SGD_{11}$ ,  $SGS_{11}$  on the bit line contact side and the memory cell source side are made from the  $V_{ss}$  to the  $V_{cc}$ . In this case, the levels of  $SGD_{11}$ ,  $SGS_{11}$  may also be boosted to be higher than the  $V_{cc}$ . Thereby, the bit lines of memory cells not performing the write and the bit lines of memory cells with insufficient write are discharged from the  $V_R$  to the  $V_{ss}$ .

### [0058]

Next, the other word lines  $WL_{12l}$  -  $WL_{18l}$  and the selection gate lines  $SGD_{1l}$ ,  $SGS_{1l}$  are returned to the  $V_{ss}$ , and the write data of the sense amplifier and data latch circuit and the bit line potential after the write confirmation read are compared by making a comparison control signal CON1 from the  $V_{ss}$  to the  $V_{cc}$ . Namely, if the bit lines are discharged to the  $V_{ss}$ , the write of memory cells is insufficient with respect to the memory cells performing the write because a write data node  $VRY_{1l}$  (Fig. 11) is the  $V_{ss}$ , and the bit lines are also kept to the  $V_{ss}$  in the next write cycle because the threshold voltage is not shifted to a desirable voltage or above in the positive direction. Then, the bit lines are not discharged to the memory cells that do not fully perform the write.

## [0059]

Accordingly, the write is not performed with respect to these bit lines in the next write cycle. Moreover, the bit lines are charged again with respect to the memory cells that do not per-form the write from the beginning because the write data node  $VRY_{II}$  (Fig. 11) is the  $V_{cc}$ . At this time, the bit lines of memory cells that fully perform the write and the bit lines of memory cells that perform the write from the beginning are charged to  $V_{cc}$ -  $V_{th}$  in the precedent write cycle. The  $V_{th}$  is the

threshold voltage of Tr. 1 (Fig. 11).

[0060]

Next, the write control signal BLCD<sub>1</sub> is made from the  $V_{ss}$  to the  $V_{cc}$  and the information of bit lines is transmitted to the sense amplifier and data latch circuits, namely, the write data node VRY<sub>11</sub> becomes the  $V_{ss}$  only with respect to memory cells that perform the write in the next write cycle.

[0061]

Then, whether the whole write is ended is determined by the batch detection circuit. Namely, if the batch detection reset signal RSTIN<sub>1</sub> is made to the  $V_{ss}$  and the batch control signal APCON<sub>1</sub> is made from the  $V_{ss}$  to the  $V_{cc}$ , the condition of page write is transmitted to the batch detection read signal SENSE<sub>1</sub>. Namely, if the SENSE<sub>1</sub> is discharged from the  $V_{cc}$  to the  $V_{ss}$ , one or more write nodes  $VRY_1$  become the  $V_{ss}$  and the write operation is continued. Then, all the write nodes  $VRY_1$  become the  $V_{cc}$ , and the write operation is ended when no batch detection read signal SENSE<sub>1</sub> is discharged.

[0062]

In the description of this embodiment, the write operation and the write confirmation read operation are repeated twice by twice by the subarrays ARYI and the ARYr, and the write is ended at the time that no  $SENSE_1$ ,  $SENSE_r$  are discharged to the  $V_{ss}$ .

[0063]

As described above, these operations are also performed by the subarray ARYr by shifting the phase in time-parallel while they are performed by the subarray ARYl. Namely, for the page load of write data, after the data are written into the sense amplifier and data latch circuits  $LA_{11} - LA_{n1}$  for the subarray ARYl, the data are also written from the input/output buffer into the sense amplifier and data latch circuits  $LA_{11} - LA_{n1}$  for the subarray ARYr via the input/output lines I/O, I/O<sub>B</sub>.

[0064]

Then, as in the case of the subarray ARYI, all the bit lines  $BL_{11}$  and  $BL_{n1}$  of the ARYr are precharged to the intermediate potential VH higher than the  $V_{cc}$ , after the data are written into the final nth sense amplifier and data latch circuits, the bit lines are discharged in accordance with the data written into the sense amplifier and data latch circuit, the write operations are sequentially performed as described above. The sequential operations of confirmation read, etc. with respect to the subsequent subarray ARYr are same as those of the subarray ARYI.

[0065]

Thus, like Embodiment 1, this embodiment enables to shorten the total write and erasure time, including the time of confirmation read operations, by dividing an array composed of NAND-type

cells into two subarrays ARYI, subarray ARYr and simultaneously per-forming the write operation and the write confirmation read operation by one subarray while selec-tively performing the write operation or the erasure operation by the other subarray.

## [0066]

Moreover, this invention is not limited to the aforesaid embodiments. This invention was illustrated by an example wherein the memory cell array is divided into two subarrays, but the array may also be divided into three or more subarrays. In this case, the data write or erasure may be simultaneously made by all the subarrays or may be made by two subarrays. In short, the data write or erasure may be simultaneously made by at least two subarrays, and timings of the write operation or the erasure operation and the write confirmation read operation or the erasure confirmation read operation had better be shifted by the one subarray and the other subarray.

## [0067]

Furthermore, the construction of the memory cells is not necessarily limited to the FETMOS type, and it had better be an electrically rewritable construction. Still more, when plural memory cells are connected to construct a memory cell unit, it is not limited to the NAND type but can also be applied to the NOR type. Besides, this invention may be variously modified and embo-died in a range where the purport of this invention is not deviated.

#### [0068]

## [Efficacy of the Invention]

As described above, this invention enables to divide a memory cell array into at least two subarrays, simultaneously perform the write confirmation read operation and the erasure confirmation read operation in time-parallel to the write operation or the erasure operation and consequently gives a nonvolatile semiconductor storage capable of high speed write and erasure.

## [0069]

Moreover, this invention enables to make the data rewrite (erasure and then write) in a short time, it not only fully plays a role as SSF (solid state file), but also sharply reduces the test time before shipment and connects to the cost down.

## [Brief Description of the Drawings]

```
[Fig. 1] Block diagram of nonvolatile semiconductor storage with respect to Embodiment 1.
```

[Fig. 2] Diagram for illustrating slippage of timings of write operation and write confirmation read operation in two subarrays.

[Fig. 3] Arrowed A-A' sectional view of nonvolatile semiconductor storage of Fig. 1.

[Fig. 4] Sectional view showing modification example of Fig. 3.

[Fig. 5] Layout diagram of NAND-type memory cell array in subarray ARYI.

[Fig. 6] Layout diagram of NAND-type memory cell array in subarray ARYI.

[Fig. 7] Layout diagram of NAND-type memory cell array in subarray ARYr.

[Fig. 8] Layout diagram of NAND-type memory cell array in subarray ARYr.

[Fig. 9] Layout diagram of NAND-type memory cell array in subarray ARYr.

[Fig. 10] Layout diagram of NAND-type memory cell array in subarray ARYr.

[Fig. 11] Circuit block diagram of core of column system on subarray ARYI side.

[Fig. 12] Circuit block diagram of row decoder on subarray ARYr side.

[Fig. 13] Chart showing first half of operation timing of major nodes in Embodiment 2.

[Fig. 14] Chart showing first half of operation timing of major nodes in Embodiment 2.

[Fig. 15] Chart showing first half of operation timing of major nodes in Embodiment 2.

[Fig. 16] Chart showing second half of operation timing of major nodes in Embodiment 2.

[Fig. 17] Chart showing second half of operation timing of major nodes in Embodiment 2.

[Fig. 18] Chart showing second half of operation timing of major nodes in Embodiment 2. [Description of the Symbols]

 $M_{111}$  -  $M_{mnl}$ ,  $M_{11r}$  -  $M_{mnr}$  memory cells

BL<sub>11</sub> – BL<sub>nb</sub>, BL<sub>1r</sub> - BL<sub>nr</sub> ) bit lines

WL<sub>11</sub> - WL<sub>ml</sub>, WL<sub>1r</sub> - WL<sub>mr</sub> word lines

 $WL_{111}$  -  $WL_{m81}$ ,  $WL_{11r}$  -  $WL_{m8r}$  word lines

SGS<sub>11</sub> - SGS<sub>ml</sub>, SGS<sub>1r</sub> - SGS<sub>mr</sub>) selection gate lines on source side

 $SGD_{11} - SGD_{ml}$ ,  $SGD_{1r} - SGD_{mr}$ ) selection gate lines on drain side

ARYI, ARYr J subarrays

 $R/D_1 - R/D_m$  row decoder circuit

\* LA<sub>11</sub> - LA<sub>nl</sub>, LA<sub>1r</sub> - LA<sub>nr</sub> | sense amplifier and data latch circuits

10 J n-type semiconductor substrate

11, 12 p-wells for subarrays

14 p-well for peripheral circuit

15 n-well for peripheral circuit

[Fig. 1]

[Fig. 3]

Row decoder

subarray ARYI

subarray ARYr

peripheral p-well	p	peripheral p-well		peripheral p-well				
[Fig. 2]								
ARYI write operation	verification	write operation	verification v	vrite operation				
ARYr (a)	write operation	on verification	write operation	verification				
·			•••					
ARYl write operation		waiting time verification write operation		waiting time verification write operation				
ARYr (b)	write operation	on verification	write operation	verification				
ARYl write operation	verification	write operation	verification v	vrite operation				
ARYr (c)	write operation	on verification	write operation	verification				
[Fig. 4]								
Row decoder peripheral p-well subarray ARYI subarray ARYr								
peripheral p-well	pe	peripheral p-well		peripheral p-well				
[Fig. 5]								
[Fig. 6]								
[Fig. 11]								
	fication circuit for each bit	sense amplifier and data latch circuit	batch detection circuit					
	IAND-type nemory cell							
[Fig. 7]	•							
[Fig.8]								

[Fig. 13]

row address column address [Fig. 14]

[Fig. 15]

[Fig. 18]

[Fig. 16]

row address column address

[Fig. 17]